标签：FPGA

深入解析基于 FPGA 动态局部重构（DFX）的后量子密码敏捷硬件加速体系。从 PCIe Gen2x8 XDMA 静态外壳、ICAP 400MB/s 局部比特流加载到无毛刺 AXI-Stream 解耦隔离，系统拆解 ML-KEM、ML-DSA 与 SLH-DSA 多模态算力核时分复用微架构；结合 1Gbps QRNG 连续物理熵源注入、一阶掩码侧信道防护与瞬态清零机制，实现 193/193 KAT 测试全过与 6.7~8.9 倍端到端混合加速。

正微光电自研 PQC FPGA IP 核完成全量 193 组 KAT 测试向量验证，193/193 全部通过。本文解析 NIST ACVP 验证机制、三类测试向量的构成与双轨验证流程，剖析 NTT 引擎、模约减与一阶掩码防护等硬件微架构要点，并给出 ML-KEM-768 的性能与资源实测数据。

从蝶形单元数据通路到双端口 BRAM 零碰撞寻址：深度解析正微光电 PQC FPGA IP 核的 8 级 NTT 流水线实现、Montgomery/Barrett 模约减电路选型，以及 193/193 KAT 测试向量全过的验证方法论。