标签：侧信道防护

深入剖析 NIST FIPS 203 ML-KEM 模块格密钥封装标准的数学底座、多通道 NTT 模乘流水线微架构、CBD 采样硬件设计，以及针对选择密文攻击的 Fujisaki-Okamoto 隐式拒绝重加密电路与一阶/高阶掩码侧信道防御工程实现。

深入剖析 NIST FIPS 204 ML-DSA（原 CRYSTALS-Dilithium）格基数字签名标准的数学底座、Fiat-Shamir with Aborts 拒绝采样机制、23位 Solinas 素数 NTT 硬件微架构，以及高阶掩码与抗故障注入的侧信道防御工程实现。

深入解析基于 FPGA 动态局部重构（DFX）的后量子密码敏捷硬件加速体系。从 PCIe Gen2x8 XDMA 静态外壳、ICAP 400MB/s 局部比特流加载到无毛刺 AXI-Stream 解耦隔离，系统拆解 ML-KEM、ML-DSA 与 SLH-DSA 多模态算力核时分复用微架构；结合 1Gbps QRNG 连续物理熵源注入、一阶掩码侧信道防护与瞬态清零机制，实现 193/193 KAT 测试全过与 6.7~8.9 倍端到端混合加速。

从蝶形单元数据通路到双端口 BRAM 零碰撞寻址：深度解析正微光电 PQC FPGA IP 核的 8 级 NTT 流水线实现、Montgomery/Barrett 模约减电路选型，以及 193/193 KAT 测试向量全过的验证方法论。