FPGA动态局部重构：后量子密码敏捷加速与微架构
深入解析基于 FPGA 动态局部重构（DFX）的后量子密码敏捷硬件加速体系。从 PCIe Gen2x8 XDMA 静态外壳、ICAP 400MB/s 局部比特流加载到无毛刺 AXI-Stream 解耦隔离，系统拆解 ML-KEM、ML-DSA 与 SLH-DSA 多模态算力核时分复用微架构；结合 1Gbps QRNG 连续物理熵源注入、一阶掩码侧信道防护与瞬态清零机制，实现 193/193 KAT 测试全过与 6.7~8.9 倍端到端混合加速。
深入解析基于 FPGA 动态局部重构（DFX）的后量子密码敏捷硬件加速体系。从 PCIe Gen2x8 XDMA 静态外壳、ICAP 400MB/s 局部比特流加载到无毛刺 AXI-Stream 解耦隔离，系统拆解 ML-KEM、ML-DSA 与 SLH-DSA 多模态算力核时分复用微架构；结合 1Gbps QRNG 连续物理熵源注入、一阶掩码侧信道防护与瞬态清零机制，实现 193/193 KAT 测试全过与 6.7~8.9 倍端到端混合加速。